フルバランスアンプ (X_Under bar)

心地よい音を求めて

2019年10月

AK4499の回路を考える前に各pin機能を確認することにしました。
AK4499のデーターシートに参考の回路図が載っています。

20191030_01

このデーターシートに掲載されている回路がES(Engineering Sample)からフィードバックされた内容かは定かではないので参考程度で考えた方が良いと思います。
先ず気になるのが評価ボードに見られるデカイ電解コンが4本(評価ボードでは470uFを使用)。

20191030_02
philewebさんよりお借りしました。

アナログ電源に大きな電解コンを入れてないと低い周波数でのディストーションが悪くなるそうです。
それとデーターシートの10.3 Reference Voltage項を見ると
他の電源からのノイズを回避できない場合は、VREFL端子に抵抗1Ωを介してアナロググランドに接続しろとあります。
これは電解コン2,200uFと抵抗1Ωでカットオフ周波数36HzのLPFを構成するようです。
それにより±23mVの電圧が低下すとも書いてあります。
また、VREFHL1 / L2 / R2とVREFLL1 / R1 / L2 / R2は結合しないようにpinから離しておく必要があるようです。
このへんは対応しておきましょう。
最終的には、この電解コン+抵抗とのLPFを使わない方向で進めます。
これをやると高性能電源を使う意味が無くなります。

107番pinのAVDDは、クロックインターフェース電源ですが、参考回路図ではアナログ電源と同じ電源を使っています。問題無いのか?

10.4.1. I-V Conversion Circuit Example
Notes: (2) I-V変換回路で使用される抵抗は、仕様を満たすために絶対誤差の0.1%以内にすることを推奨します。
IV回路の抵抗はトレランス0.1%品を使う必要がありますね。

Note 6: AVSS、DVSS、VSSL1、VSSR1、VSSL2、およびVSSSR2は、同じアナロググランドプレーンに接続する。 パッケージ底面の露出パッドはAVSSに接続する必要あり。

Note 10: 109番pinのDVDD電源1.8Vは、DVDDの電源を入れる前に、または同時にTVDD電源(デジタル電源3.3V)を供給する必要があります。この点も注意ですね。

9.13.3. Power Up Sequence of External Operational Amplifier for I-V Conversion
Figure 65. Power Up Sequence of External Operational Amplifier for I-V Conversion
AK4499の電源を入れる前に外部オペアンプの電源をオンにすると、アナログ出力pinの耐電圧(IOUTLP / LN / RP / RN)によりICが破壊される可能性があります。 したがって、図65に示す電源投入/切断シーケンスを実行できない場合は、各VDDL 1 / R1 / L2 / R2とVSSL 1 / R1 / L2 / R2の間にツェナーダイオード(VRWM = 6〜7V)を接続します。
今回から電流出力型のDACに成ったのでこの問題が発生したのだと思います。
IV変換に使うアンプの立ち上げ時に発生するDCオフセット電圧の多きいアンプは要注意です。
入れておいた方が無難でしょうね。

10.4.4. External Mute Circuit
AK4499の前に外部オペアンプがパワーアップされる場合、DCオフセットによりクリックノイズが発生する可能性があります。
これは前回のES9038PROと同じ対応をしますので問題無いです。

DAC出力に関してはこちらで書いております。


こんなところでしょうか。

AK4499のDAI基板の回路がほぼ確定、アートワーク修正しながらだったので時間が掛かってしまった。

20191028_01

アートワーク頑張らないと。


AK4499用のディスクリートIV変換アンプ回路を考えてみました。

■1. 差動+カレントミラー負荷+コンプリ+コンプリメンタリSEPP
20191019_01

■2. 差動+カレントミラー負荷+コンプリ+コンプリSEPPとバイアス違い
20191019_02

■3. 差動+カレントミラー負荷+差動+カスコード+カレントミラー負荷+コンプリメンタリSEPP
20191019_03

■4. 差動+カレントミラー負荷+折返しカスコード+カレントミラー負荷+コンプリメンタリSEPP
20191019_04

■5. 差動+2段折返しカスコード+カレントミラー負荷+コンプリメンタリSEPP
20191019_05

よく見かけるアンプ回路を5個考えてみました。
このままで進めても良いのですが、基板を頒布するとなると少し回路が複雑です。
この回路を8個~16個作る訳ですから性能を維持しつつ部品点数を減らす方向で考えています。

回路図の1番と2番は、バイアス電圧の発生方法の違いです。案外とバイアス回路が胆で、ここの部分の性能が悪いと電源からのノイズを受け易いアンプに成ってしまいます。
回路図の3番はこれも良く見かける差動二段アンプです。初段のカレントミラー負荷(Q16,Q17)を外すとLH0032の回路に成ってしまいます。
回路図の4番と5番は、フォールデッド(折返し)カスコードです。
5番の回路図は初段のFETとの繋ぎを間違って繋いでも問題無く動いたので載せました。
本来Q37のコレクタ、Q38のコレクタに繋げるはずでした。

回路図の1番から3番までは2段で増幅をしていますが、回路図の4番から5番は1段で増幅をしています。
1段増幅の利点は位相特性にあります。
2段より異常発振し難いですが位相補償は必要ですね。
欠点は1段増幅なのでゲイン(利得)が少し小さいです(70dB~90dB)。
大きなオープンゲイン(120dB以上)が嫌いな方は良いかと思います。
AK4499のIV変換アンプとしては電流帰還系のアンプは使えないと思います。
初段は差動で受けるしかないと思います。

削減回路を検討して行きましょう。

ES9038PRO基板を修正してのAK4499 DAI基板ですが、修正と言うのもなんですね、限りなく修正をしてしまう。ww
こっちを直せばあっちが気になる・・・いつ終わるのか?

一番気に成っていた部分がマイコンのWi-Fiアンテナの位置です。
金属のケースに入れると電波が届かなくなるのでWi-Fiアンテナがケースの外に出るように基板の外にマイコンを移動しました
20191014_01



基板製造メーカが基板を作る上で基板のパターンデーター(ガーバーデーター)からフォトデーターを作る方法が昔からの方法です。(現在は他の方法も有ります。)

基板のパターンはポジパターンで設計します。
ポジとは写真でのポジで、電気が流れる銅箔の部分を描いていきます。
これに対して基板のパターンをネガで描いて行く方法も有ります。
最近は、このやり方で設計されている基板を見なくなりました。

この方法は基板の製造工程でフォトデーターの工程が減るので、一時流行った時が有りました。(基板はネガフィルムで製造します)
私も当時何回かポジ・ネガ逆パターンで設計しましたが、頭を切り換えて考えないといけないので難しかった記憶があります。

この写真がネガでパターン設計(アートワーク)された基板です。
20191006_01
特徴が分かりますか?

決められた絶縁間隔で描かれています。
銅箔が無い部分を描くので、何処の部分も等間隔になります。
少し特徴的な基板パターンとなりますね。

下の絵がポジとネガです。
20191006_02



↑このページのトップヘ